本文來(lái)自微信公眾號(hào)：歪睿老哥，作者：歪睿老哥，原文標(biāo)題：《HBM4 突然“改道”：被寄予厚望的混合鍵合，為何臨陣推遲？》

AI訓(xùn)練對(duì)高帶寬內(nèi)存的需求正呈爆發(fā)式增長(zhǎng)，數(shù)據(jù)中心中數(shù)據(jù)搬運(yùn)消耗了大部分能耗，而HBM（高帶寬內(nèi)存）憑借遠(yuǎn)快于普通DDR的傳輸速度和更低能耗，成為AI時(shí)代的核心內(nèi)存方案。

此前行業(yè)普遍認(rèn)為，下一代HBM4需采用混合鍵合技術(shù)才能實(shí)現(xiàn)16層堆疊，但JEDEC（固態(tài)技術(shù)協(xié)會(huì)）修改規(guī)則后，混合鍵合被推遲至下代——HBM4仍沿用微凸點(diǎn)方案，混合鍵合只是暫緩而非取消。本文將解析這一變化的來(lái)龍去脈。

1. 為何原計(jì)劃HBM4必須采用混合鍵合？

先梳理HBM的基本原理：HBM通過(guò)將多個(gè)內(nèi)存裸片垂直堆疊，借助TSV（硅通孔）實(shí)現(xiàn)垂直連通，在相同面積下提升容量與帶寬。

目前HBM已實(shí)現(xiàn)12層堆疊，若要升級(jí)至16層，此前JEDEC規(guī)定HBM模塊最大高度不超過(guò)720微米，增加4層需壓縮每層厚度及層間間隙。

裸片厚度已壓縮至30-50微米，TSV間距縮小會(huì)帶動(dòng)微凸點(diǎn)（層間連通的焊接凸點(diǎn)）尺寸與高度同步減小，橫向TSV間距縮小也會(huì)影響垂直堆疊總高度。原微凸點(diǎn)方案難以滿足16層堆疊的空間需求，因此混合鍵合——無(wú)凸點(diǎn)的3D堆疊技術(shù)成為首選，它能消除層間間隙，在控制總高度的同時(shí)支持更多層堆疊。

混合鍵合本身優(yōu)勢(shì)顯著，ASE集團(tuán)工程總監(jiān)Vikas Gupta指出，與微凸點(diǎn)方案相比，混合鍵合每比特能耗可降低一個(gè)數(shù)量級(jí)，性能與功耗表現(xiàn)更優(yōu)，本就是HBM下一代技術(shù)的明確方向。

2. 混合鍵合為何推遲？成本與良率成關(guān)鍵瓶頸

技術(shù)方案雖優(yōu)，但落地面臨兩大核心問(wèn)題：工藝成本高、良率難保障。

首先，混合鍵合需全新設(shè)備，單顆封裝成本遠(yuǎn)高于微凸點(diǎn)方案，即便單位比特成本因容量提升未大幅上漲，首發(fā)階段的投入代價(jià)仍較大。

更棘手的是良率與測(cè)試環(huán)節(jié)：十幾顆裸片堆疊時(shí)，只要一顆存在不可修復(fù)缺陷，整個(gè)堆疊就會(huì)報(bào)廢，因此必須在堆疊前篩選出合格裸片（Known Good Die）以保證良率。

聯(lián)電先進(jìn)封裝總監(jiān)Pax Wang表示，微凸點(diǎn)方案可在焊接前測(cè)試每層內(nèi)存，但混合鍵合的測(cè)試流程難度驟增。

第一個(gè)難題是混合鍵合要求鍵合界面絕對(duì)潔凈，不能有任何顆粒，而探針測(cè)試本身會(huì)產(chǎn)生顆粒污染，還可能劃傷焊盤(pán)表面。目前的解決思路是測(cè)試后增加平面化工序修復(fù)界面，這無(wú)疑增加了流程復(fù)雜度。

第二個(gè)難題是產(chǎn)業(yè)鏈流程調(diào)整：原流程中晶圓廠將裸片發(fā)給封測(cè)廠，封測(cè)廠測(cè)試后再堆疊；若晶圓廠自行堆疊，則需添置測(cè)試設(shè)備，整個(gè)產(chǎn)業(yè)鏈的協(xié)作模式需重新梳理，難以快速落地。

除測(cè)試外，過(guò)程中的檢測(cè)監(jiān)控也更復(fù)雜。yieldWerx CEO Aftkhar Aslam提到，當(dāng)前已采用光學(xué)干涉、聲學(xué)顯微鏡、在線微空洞檢測(cè)等手段，還需建立垂直溯源體系，關(guān)聯(lián)每顆裸片的晶圓批次、老化歷史、鍵合對(duì)齊數(shù)據(jù)，以定位3D堆疊中的隱性缺陷，這套體系仍在完善中。

恰逢JEDEC將HBM模塊高度限制從720微米放寬至775微米，為微凸點(diǎn)方案留出16層堆疊的空間，因此無(wú)需強(qiáng)行采用尚未成熟的混合鍵合技術(shù)。

3. HBM4的其他升級(jí)：不止于層數(shù)增加

HBM4不僅實(shí)現(xiàn)16層堆疊，帶寬與能效也有顯著提升：通道數(shù)翻倍、接口更寬，每針信號(hào)速率快于HBM3、略低于HBM3E；容量提升后，每比特能耗降低30%-40%，這對(duì)AI降本增效至關(guān)重要。

還有兩個(gè)邏輯層面的變化值得關(guān)注：

一是基底層（堆疊的邏輯底die）從通用規(guī)格轉(zhuǎn)向可定制。此前HBM底die為統(tǒng)一標(biāo)準(zhǔn)，現(xiàn)在AMD、英偉達(dá)等大客戶可定制底die功能，將部分處理器工作卸載到底die上以優(yōu)化整體效率，同時(shí)市場(chǎng)仍保留通用款供普通廠商使用。

ASE的Gupta也指出，這種定制化會(huì)直接影響功耗、供電與熱管理，需與整體計(jì)算架構(gòu)協(xié)同進(jìn)化。

二是安全與可靠性升級(jí)。HBM4加入Directed Refresh Management（DRFM，定向刷新管理）以防范行錘擊打攻擊，可針對(duì)受影響的存儲(chǔ)行進(jìn)行定向刷新，同時(shí)RAS（可靠性、可用性、可服務(wù)性）也全面優(yōu)化。

通用高帶寬存儲(chǔ)器（HBM）結(jié)構(gòu)

4. 混合鍵合只是暫緩，未來(lái)仍需依賴

當(dāng)前HBM4的焊盤(pán)間距已達(dá)10微米，現(xiàn)有混合鍵合技術(shù)在該間距下無(wú)成本優(yōu)勢(shì)，加上JEDEC放寬高度限制，微凸點(diǎn)方案足以支撐需求，因此混合鍵合的量產(chǎn)被推遲。

這并不意味著混合鍵合被放棄，HBM4E或HBM5要實(shí)現(xiàn)18層甚至20層堆疊及更密集的互連，仍需依賴混合鍵合。目前HBM4預(yù)計(jì)2026年量產(chǎn)，HBM4E約2027年跟進(jìn)，三星目標(biāo)是HBM4E實(shí)現(xiàn)每針13Gb/s、總帶寬3.25TB/s，功耗進(jìn)一步降低。

行業(yè)也在探索混合方案：例如先將兩個(gè)DRAM裸片面對(duì)面混合鍵合，再將成對(duì)裸片用微凸點(diǎn)背對(duì)背堆疊，既利用混合鍵合減少厚度，又避開(kāi)全混合鍵合的難度，傳統(tǒng)MR（回流焊）和TCB（熱壓鍵合）設(shè)備仍可沿用。

未來(lái)更高密度的堆疊，無(wú)論采用何種方案，都需要更精準(zhǔn)的貼裝設(shè)備、更穩(wěn)定的超薄晶圓減薄材料，材料與設(shè)備的協(xié)同升級(jí)已在推進(jìn)中。

行業(yè)普遍預(yù)期HBM5才會(huì)大規(guī)模應(yīng)用混合鍵合，量產(chǎn)時(shí)間約在2030年前后，這為行業(yè)留出了打磨工藝、梳理產(chǎn)業(yè)鏈的時(shí)間，給內(nèi)存產(chǎn)業(yè)提供了緩沖空間。

5. 總結(jié)

技術(shù)升級(jí)并非越新越好，而是成本、需求與產(chǎn)業(yè)鏈成熟度共同作用的結(jié)果。原本認(rèn)為HBM4必須采用混合鍵合，但標(biāo)準(zhǔn)修改后，成熟的微凸點(diǎn)技術(shù)得以再支撐一代，既滿足當(dāng)前AI對(duì)容量與帶寬的需求，又為下一代技術(shù)爭(zhēng)取了完善時(shí)間，是務(wù)實(shí)的選擇。

混合鍵合仍是HBM的未來(lái)方向，但在技術(shù)完全成熟前，將現(xiàn)有技術(shù)發(fā)揮到極致，才是對(duì)產(chǎn)業(yè)最有利的路徑。

后續(xù)只需關(guān)注2026年HBM4的量產(chǎn)進(jìn)展，以及HBM4E上混合鍵合能否順利啟動(dòng)即可。